May 22, 2018 Оставить сообщение

ЖК-дисплей на основе FPGA. Конструкция ЖК-дисплея.

Благодаря небольшому размеру, легкому весу и низкому энергопотреблению,ЖК-дисплеи на жидких кристаллахиспользуются в широком спектре приложений. Например, в качестве дисплеев для самолетов, танков и кораблей можно уменьшить пространство, занимаемое оригинальными ЭЛТ-дисплеями, уменьшить вес оборудования и повысить маневренность.

В этой конструкции используется символьный ЖК-дисплей со встроенным графическим контроллером Si.tronix ST7066U на плате разработки Spartan-3E, который реализует: (1) отображение одного символа в любом положении, а также полноэкранное и полноэкранное отображение символов. ; (2) Отображение пользовательских символов (символов) и полноэкранное отображение движения отдельных символов. Среди них графический контроллер [1] отвечает за прием команд управления и данных и отправку их на ЖК-дисплей.

1 графический контроллер Sitronix ST7066U

Контроллер имеет три внутренних пространства памяти: DD RAM, CGROM и CG RAM, которые необходимо инициализировать перед отправкой данных.

(1) DD RAM (ОЗУ данных дисплея)

Код символа сохраняется. Физически DD RAM имеет всего 80 знаковых позиций, в каждой строке по 40 знаков, но только 16 могут отображаться, а остальные 24 не отображаются. Перед чтением или записью счетчик адреса необходимо инициализировать. Счетчик адреса может оставаться постоянным или автоматически увеличиваться или уменьшаться на 1 после чтения или записи.

(2) CG ROM (ПЗУ генератора символов)

Растровое изображение шрифта, содержащее каждый заранее определенный символ.

(3) CG RAM (ОЗУ генератора символов)

Содержит 8-битовые растровые изображения пользовательских символов. Каждый бит пользовательского символа состоит из 5 точек в 8-битовых растровых изображениях. Конкретное использование такое же, как и у DD RAM.

1.1 Сигналы интерфейса с FPGA

Сигналами интерфейса ЖК-дисплея и ПЛИС [2] являются: (1) сигнал включения ЖК-дисплея_E; (2) сигнал выбора регистра LCD_RS; (3) сигнал управления чтением/записью LCD_RW; (4) четыре линии данных ЖК-дисплея и линия данных StrataFlash SF_D<11:8>Мультиплексирование.

1.2 Временной анализ

Значение данных SF_D<11:8>, LCD_RS, LCD_RW должны быть установлены и стабильны в течение как минимум 40 нс, прежде чем LCD_E перейдет в высокий уровень, а LCD_E останется в высоком состоянии в течение как минимум 230 нс. Во многих приложениях LCD_RW всегда низкий, поскольку данные обычно не считываются с дисплея.

 LCD modules.jpg

Отправить запрос

whatsapp

teams

Отправить по электронной почте

Запрос